Primeiro, quebre três ovos
A AMD tem explicado como tem obtido melhor desempenho de seus chips mais recentes.
De acordo com Toms Hardware A AMD disse que o Zen 4 usa três nós: o nó de 5 nm para o CCD, o nó de 6 nm para o die IO e o nó de 7 nm para o V-Cache.
O V-Cache fica no meio do CCD e os oito núcleos flanqueiam as laterais.
Aparentemente, isso causou algumas dificuldades ao equipamento quando empilhou um nó sobre o outro durante sua recente apresentação no ISSCC. Tanto o 7950X3D quanto o 5800X3D original têm seus V-Caches posicionados sobre seus caches L3 regulares para permitir que sejam conectados. O arranjo mantém o V-Cache longe do calor produzido pelos núcleos. Embora o V-Cache se encaixe no cache L3 no 5800X3D, ele se sobrepõe aos caches L2 nas bordas dos núcleos no 7950X3D.
O problema é que a AMD dobrou a quantidade de cache L2 em cada núcleo de 0,5 MB no Zen 3 para 1 MB no Zen 4. Ele disse que contornou as restrições de espaço adicionais abrindo buracos nos caches L2 para as vias de silício (TSVs) que fornecem energia ao V-Cache. Os TSVs de sinal ainda vêm do controlador no centro do CCD, mas a AMD também os ajustou para reduzir sua pegada pela metade.
O cache do Zen 4 L2 é maior devido à sua maior capacidade e à passagem dos TSVs através dele.
A AMD disse que encolheu o V-Cache de 41 mm2 para 36 mm2, mas manteve os transistores de 4,7 B. A TSMC fabrica o cache em uma nova versão do nó de 7 nm que desenvolveu, especialmente para SRAM. Como resultado, o V-Cache tem 32 por cento mais transistores por milímetro quadrado do que o CCD, apesar do CCD ser fabricado no nó muito menor de 5 nm.
Tudo isso significa que a AMD aumentou a largura de banda em 25 por cento para 2,5 TB/s.