Primero, rompe tres huevos
AMD ha estado explicando cómo ha estado exprimiendo el rendimiento mejorado de sus últimos chips.
Según Toms Hardware AMD dijo que Zen 4 usa tres nodos: el nodo de 5 nm para el CCD, el nodo de 6 nm para el dado IO y el nodo de 7 nm para el V-Cache.
El V-Cache se encuentra en el centro del CCD y los ocho núcleos flanquean los lados.
Esto aparentemente causó algunas dificultades al equipo cuando apiló un nodo sobre otro durante su reciente presentación en ISSCC. Tanto el 7950X3D como el 5800X3D original tienen sus V-Caches colocados sobre sus cachés L3 regulares para permitir que se conecten. El arreglo mantiene el V-Cache alejado del calor producido por los núcleos. Mientras que el V-Cache encaja sobre el caché L3 en el 5800X3D, se superpone con los cachés L2 en los bordes de los núcleos en el 7950X3D.
El problema fue que AMD duplicó la cantidad de caché L2 en cada núcleo de 0.5 MB en Zen 3 a 1 MB en Zen 4. Dijo que solucionó las limitaciones de espacio adicionales perforando agujeros a través de los cachés L2 para las vías de silicio (TSV) que entregan energía al V-Cache. Los TSV de señal aún provienen del controlador en el centro del CCD, pero AMD también los modificó para reducir su espacio a la mitad.
El caché Zen 4 L2 es más grande debido a su mayor capacidad y los TSV que pasan a través de él.
AMD dijo que redujo el V-Cache de 41 mm2 a 36 mm2 pero mantuvo los transistores de 4.7 B. TSMC fabrica el caché en una nueva versión del nodo de 7 nm que desarrolló, especialmente para SRAM. Como resultado, V-Cache tiene un 32 % más de transistores por milímetro cuadrado que el CCD, a pesar de que el CCD se fabrica en un nodo mucho más pequeño de 5 nm.
Todo esto significó que AMD aumentó el ancho de banda en un 25 por ciento. ciento a 2,5 TB/s.