Innanzitutto, rompi tre uova
AMD ha spiegato come ha ottenuto migliori prestazioni dai suoi chip più recenti.
Secondo Hardware Toms AMD ha affermato che Zen 4 utilizza tre nodi: il nodo a 5 nm per il CCD, il nodo a 6 nm per il die IO e il nodo a 7 nm per la V-Cache.
La V-Cache si trova al centro del CCD e gli otto core fiancheggiano i lati.
Questo apparentemente ha causato alcune difficoltà all’attrezzatura quando ha impilato un nodo su un altro durante la sua recente presentazione ISSCC. Sia il 7950X3D che il 5800X3D originale hanno le loro V-Cache posizionate sopra le normali cache L3 per consentire loro di essere connesse. La disposizione mantiene la V-Cache lontana dal calore prodotto dai core. Mentre la V-Cache si adatta alla cache L3 nel 5800X3D, si sovrappone alle cache L2 ai bordi dei core nel 7950X3D.
Il problema è che AMD ha raddoppiato la quantità di cache L2 in ciascuna core da 0,5 MB in Zen 3 a 1 MB in Zen 4. Ha detto che ha aggirato i vincoli di spazio aggiuntivi perforando le cache L2 per i vias attraverso il silicio (TSV) che forniscono energia alla V-Cache. I TSV del segnale provengono ancora dal controller al centro del CCD, ma AMD li ha ottimizzati per ridurre della metà il loro footprint.
La cache Zen 4 L2 è più grande grazie alla sua maggiore capacità e al passaggio dei TSV attraverso di essa.
AMD ha affermato di aver ridotto la V-Cache da 41 mm2 a 36 mm2, ma ha mantenuto i transistor da 4,7 B. TSMC fabbrica la cache su una nuova versione del nodo a 7 nm che ha sviluppato, in particolare per SRAM. Di conseguenza, la V-Cache ha il 32% in più di transistor per millimetro quadrato rispetto al CCD, nonostante il CCD sia prodotto su un nodo da 5 nm molto più piccolo.
Tutto ciò significa che AMD ha aumentato la larghezza di banda del 25 per cento a 2,5 TB/s.