เมื่อสัปดาห์ที่แล้ว TSMC ได้ออกรายงานผลประกอบการประจำไตรมาสที่ 4 และทั้งปี 2565 สำหรับบริษัท นอกเหนือจากการยืนยันว่า TSMC กำลังปิดฉากปีที่ยุ่งมากและมีกำไรมากสำหรับชิปที่ยอดเยี่ยมที่สุดของโลก – ทำรายได้สุทธิเกือบ 34 พันล้านดอลลาร์สำหรับปีนี้ – รายงานสิ้นปีจากบริษัทยังให้ข้อมูลอัปเดตใหม่แก่เราเกี่ยวกับ สถานะของโครงการ fab ต่างๆ ของ TSMC
ข่าวใหญ่ที่ออกมาจาก TSMC ในไตรมาสที่ 4/2565 คือ TSMC ได้ริเริ่มการผลิตชิปจำนวนมากบนเทคโนโลยีการผลิต N3 (ระดับ 3 นาโนเมตร) ทางลาดของโหนดนี้จะค่อนข้างช้าในขั้นต้นเนื่องจากต้นทุนการออกแบบที่สูงและความซับซ้อนของการติดตั้งโหนด N3B ครั้งแรก ดังนั้นโรงหล่อที่ใหญ่ที่สุดในโลกจึงไม่คาดหวังว่าโหนดนี้จะมีส่วนสนับสนุนรายได้ที่สำคัญในปี 2566 กระนั้น บริษัทจะลงทุนหลายหมื่นล้านดอลลาร์เพื่อขยายกำลังการผลิตที่รองรับ N3 เนื่องจากในที่สุดแล้ว N3 คาดว่าจะกลายเป็นกลุ่มโหนดการผลิตที่ได้รับความนิยมยาวนานสำหรับ TSMC
Slow Ramp ในขั้นต้น
“N3 ของเราประสบความสำเร็จในการเข้าสู่การผลิตจำนวนมากในช่วงปลายไตรมาสที่สี่ของปีที่แล้วตามแผนที่วางไว้ โดยให้ผลตอบแทนที่ดี”C. C. Wei ประธานเจ้าหน้าที่บริหารของ TSMC กล่าว”เราคาดว่าจะมีทางลาดที่ราบรื่นในปี 2566 โดยขับเคลื่อนทั้ง HPC และแอปพลิเคชันสมาร์ทโฟน เนื่องจากความต้องการของลูกค้าสำหรับ N3 เกินความสามารถในการจัดหา เราคาดว่า N3 จะถูกใช้อย่างเต็มที่ในปี 2566”
โปรดทราบว่าค่าใช้จ่ายฝ่ายทุนของ TSMC ในปี 2564 และ 2565 นั้นมุ่งเน้นไปที่การขยายกำลังการผลิต N5 (ระดับ 5nm) เป็นส่วนใหญ่ ไม่น่าแปลกใจที่ความจุที่รองรับ N3 ของบริษัทนั้นค่อนข้างเจียมเนื้อเจียมตัว ในขณะเดียวกัน TSMC ไม่คาดว่า N3 จะคิดเป็นส่วนแบ่งรายได้จำนวนมากก่อนไตรมาสที่ 3
อันที่จริง โรงหล่ออันดับ 1 คาดว่าโหนด N3 (ซึ่งรวมถึง N3 พื้นฐานและ N3E แบบผ่อนปรนที่ตั้งค่าเป็น เข้าสู่ HVM ในช่วงครึ่งหลังของปี 2023) ซึ่งคิดเป็นสัดส่วน 4%-6% ของรายได้เวเฟอร์ของบริษัทในปี 2023 และยังเกินกว่าการมีส่วนร่วมของ N5 ในสองไตรมาสแรกของ HVM ในปี 2020 (ซึ่งอยู่ที่ประมาณ 3.5 พันล้านดอลลาร์ )
“เราคาดว่า [ส่วนแบ่งรายได้ N3 จำนวนมาก] จะเริ่มในไตรมาสที่สามของปี 2023 และ N3 จะมีสัดส่วนเป็นเปอร์เซ็นต์กลางหลักเดียวของรายได้เวเฟอร์ทั้งหมดของเราในปี 2023″Wei กล่าว”เราคาดว่ารายได้ N3 ในปี 2023 จะสูงกว่ารายได้ N5 ในปีแรกในปี 2020”
นักวิเคราะห์หลายคนเชื่อว่า N3 พื้นฐาน (หรือที่เรียกว่า N3B) จะถูกใช้โดย Apple เพียงอย่างเดียวหรือ โดยเกือบทั้งหมดเป็นลูกค้ารายใหญ่ที่สุดของ TSMC ที่ยินดีรับโหนดระดับแนวหน้าที่เหนือกว่าบริษัทอื่นๆ ทั้งหมด แม้ว่าจะมีต้นทุนเริ่มต้นสูงก็ตาม หากข้อสันนิษฐานนี้ถูกต้องและ Apple เป็นลูกค้าหลักที่ใช้ Baseline N3 เป็นที่น่าสังเกตว่า TSMC กล่าวถึงทั้งสมาร์ทโฟนและ HPC (เป็นคำคลุมเครือที่ TSMC ใช้เพื่ออธิบาย ASIC, CPU, GPU, SoC และ FPGA เกือบทั้งหมด) มุ่งเป้าไปที่ยานยนต์ การสื่อสาร และสมาร์ทโฟน) ร่วมกับ N3 ในปี 2566
N3E จะมาในครึ่งปีหลัง
หนึ่งในเหตุผลที่หลายบริษัทรอ N3E แบบผ่อนปรนของ TSMC เทคโนโลยี (ซึ่งกำลังเข้าสู่ HVM ในช่วงครึ่งหลังของปี 2023 ตามข้อมูลของ TSMC) คือการปรับปรุงประสิทธิภาพและพลังงานที่สูงขึ้น รวมถึงการปรับขนาดลอจิกที่ก้าวร้าวยิ่งขึ้น อีกประการหนึ่งคือกระบวนการนี้จะมีต้นทุนที่ต่ำกว่า แม้ว่าจะมีต้นทุน ไม่มี SRAM scaling เมื่อเทียบกับ N5 นักวิเคราะห์จาก China Renaissance
“N3E ซึ่งมีชั้น EUV น้อยกว่า N3 พื้นฐานถึง 6 ชั้น สัญญาว่าจะมีความซับซ้อนของกระบวนการที่เรียบง่ายขึ้น ต้นทุนที่แท้จริง และระยะเวลาในการผลิต แม้ว่าจะมีความหนาแน่นเพิ่มขึ้นน้อยกว่า”Szeho Ng นักวิเคราะห์จาก China Renaissance เขียนในหมายเหตุถึงลูกค้าในสัปดาห์นี้.
Ho กล่าวว่า N3 ดั้งเดิมของ TSMC มีชั้น EUV สูงสุด 25 ชั้น และสามารถใช้การสร้างลวดลายหลายแบบสำหรับบางชั้นเพื่อเพิ่มความหนาแน่น ตามสัญญา N3E รองรับเลเยอร์ EUV สูงสุด 19 เลเยอร์ และใช้เฉพาะ EUV แบบรูปแบบเดียว ซึ่งช่วยลดความซับซ้อน แต่ยังหมายถึงความหนาแน่นที่ต่ำกว่าด้วย
“ความสนใจของลูกค้าใน N3E ที่ปรับให้เหมาะสม (โพสต์พื้นฐานทางลาด N3B-ซึ่งส่วนใหญ่จำกัดเฉพาะ Apple) อยู่ในระดับสูง รองรับแอปพลิเคชันที่ใช้การประมวลผลสูงใน HPC (AMD, Intel) อุปกรณ์เคลื่อนที่ (Qualcomm, Mediatek) และ ASIC (Broadcom, Marvell)”Ho กล่าว
ดูเหมือนว่า N3E จะเป็นม้าทำงานระดับ 3nm หลักของ TSMC ก่อนที่ N3P, N3S และ N3X จะมาถึงในภายหลัง
หลายหมื่นล้านใน N3
ในขณะที่โหนดคลาส 3nm ของ TSMC จะทำรายได้ให้บริษัทมากกว่า 4 พันล้านดอลลาร์เล็กน้อยในปี 2566 บริษัทจะใช้จ่ายหลายหมื่นล้านดอลลาร์เพื่อขยายกำลังการผลิตที่ยอดเยี่ยมเพื่อผลิตชิปบนโหนด N3 ต่างๆ ในปีนี้ รายจ่ายฝ่ายทุนของบริษัทคาดว่าจะอยู่ระหว่าง 32,000 ล้านเหรียญสหรัฐ-36,000 ล้านเหรียญสหรัฐ 70% ของผลรวมดังกล่าวจะถูกใช้กับเทคโนโลยีกระบวนการขั้นสูง (N7 และต่ำกว่า) ซึ่งรวมถึงกำลังการผลิตที่รองรับ N3 ในไต้หวัน เช่นเดียวกับอุปกรณ์สำหรับ Fab 21 ในแอริโซนา (โหนด N4, N5) ในขณะเดียวกัน 20% จะถูกนำไปใช้สำหรับการผลิตชิปบนเทคโนโลยีพิเศษ (ซึ่งโดยหลักแล้วหมายถึงกระบวนการระดับ 28nm ที่หลากหลาย) และ 10% จะใช้ไปกับสิ่งต่างๆ เช่น บรรจุภัณฑ์ขั้นสูงและการผลิตหน้ากาก
การใช้จ่ายที่ อย่างน้อย 2.2 หมื่นล้านดอลลาร์สำหรับความจุ N3 และ N5 บ่งชี้ว่า TSMC มั่นใจในความต้องการโหนดเหล่านี้ และมีเหตุผลที่ดีสำหรับสิ่งนั้น: เทคโนโลยีการประมวลผลตระกูล N3 ได้รับการตั้งค่าให้เป็นโหนดการผลิตตระกูล FinFET สุดท้ายของ TSMC สำหรับชิปประสิทธิภาพสูงที่ซับซ้อน กระบวนการผลิต N2 (คลาส 2 นาโนเมตร) ของบริษัทจะใช้ทรานซิสเตอร์เอฟเฟกต์สนาม (GAAFETs) ที่ใช้เกทแบบนาโนชีท ในความเป็นจริง นักวิเคราะห์ Szeho Ng จาก China Renaissance เชื่อว่าส่วนแบ่งที่สำคัญของค่าใช้จ่ายด้านเทคโนโลยีขั้นสูงที่กำหนดไว้สำหรับปีนี้จะใช้กับความจุ N3 ซึ่งเป็นรากฐานสำหรับการเปิดตัว N3E, N3P, N3X และ N3S เนื่องจากโรงงานที่มีความสามารถ N3 ยังสามารถผลิตชิปบนกระบวนการ N5 ได้อีกด้วย TSMC จะสามารถใช้กำลังการผลิตนี้ในที่ซึ่งมีความต้องการอย่างมากสำหรับชิปที่ใช้ N5 เช่นกัน
“TSMC แนะนำ CapEx ปี 2023 ที่ $32-36 พันล้าน (2022: 36.3 พันล้านเหรียญสหรัฐ) โดยการขยายตัวมุ่งเน้นไปที่ N3 ใน Fab 18 (ไถหนาน)”นักวิเคราะห์เขียนในหมายเหตุถึงลูกค้า
เนื่องจากเทคโนโลยีการประมวลผล N2 ของ TSMC จะเริ่มต้นในปี 2569 เท่านั้น ดังนั้น N3 จึงเป็นโหนดที่ใช้งานได้ยาวนานสำหรับบริษัท นอกจากนี้ เนื่องจากจะเป็นโหนดสุดท้ายที่ใช้ FinFET สำหรับชิปขั้นสูง จึงจะใช้ไปอีกหลายปีเนื่องจากไม่ใช่ทุกแอปพลิเคชันที่จะต้องใช้ GAAFET